Частота работы памяти DDR3

[Oleg Pak]

Сообщение от Andrey Afanasyev

то что тактовый генератор один - асинхрона там быть не может. даже в 815 был один генератор и частоты PCI/AGP/FSB менялись одновременно.

Ну если так рассуждать, то конечно. Но из контекста моего топика ясно, что я имею ввиду совсем иное.

Под «синхронностью» обычно понимается строгая привязка управляющих сигналов и временных диаграмм функционирования памяти к частоте системной шины. Вообще говоря, в настоящее время изначальный смысл понятия синхронности становится несколько условным. Во-первых, частота шины памяти может отличаться от частоты системной шины (в качестве примера можно привести уже сравнительно давно существующий «асинхронный» режим работы памяти DDR SDRAM на платформах AMD K7 с чипсетами VIA KT333/400, в которых частоты системной шины процессора и шины памяти могут соотноситься как 133/166 или 166/200 МГц). Во-вторых, ныне существуют системы, в которых само понятие «системной шины» становится условным — речь идет о платформах класса AMD Athlon 64 с интегрированным в процессор контроллером памяти. Частота «системной шины» (под которой в данном случае понимается не шина HyperTransport для обмена данными с периферией, а непосредственно «шина» тактового генератора) в этих платформах является лишь опорной частотой, которую процессор умножает на заданный коэффициент для получения собственной частоты. При этом контроллер памяти всегда функционирует на той же частоте, что и сам процессор, а частота шины памяти задается целым делителем, который может не совпадать с первоначальным коэффициентом умножения частоты «системной шины». Так, например, режиму DDR-333 на процессоре AMD Athlon 64 3200+ будут соответствовать множитель частоты «системной шины» 10 (частота процессора и контроллера памяти 2000 МГц) и делитель частоты памяти 12 (частота шины памяти 166.7 МГц). Таким образом, под «синхронной» операцией SDRAM в настоящее время следует понимать строгую привязку временных интервалов отправки команд и данных по соответствующим интерфейсам устройства памяти к частоте шины памяти (проще говоря, все операции в ОЗУ совершаются строго по фронту/срезу синхросигнала интерфейса памяти). Так, отправка команд и чтение/запись данных может осуществляться на каждом такте шины памяти (по положительному перепаду — «фронту» синхросигнала; в случае памяти DDR/DDR2 передача данных происходит как по «фронту», так и по отрицательному перепаду — «срезу» синхросигнала), но не по произвольным временным интервалам (как это осуществлялось в асинхронной DRAM).

http://www.ixbt.com/mainboard/ram-faq-2006.shtml
Я под асинхронной работой понимаю, возможность независимого от FSB изменения частоты и памяти(как указано в начале вышеприведённой цитаты). Хотя, такое моё определение слишком обывательское(упрощённое и неточное). И этим грешу не только я:

MSI анонсирует платы на базе i865PE и i875P с возможностью асинхронной работы памяти.

........................................Наконец, самая "оверклокерская" из всех новаций – это технология Speedster. О ней мы поговорим подробнее:

Асинхронный режим работы памяти по отношению к системной шине;
Возможные режимы работы памяти: DDR 266/333/400/433/466 - в асинхронном режиме;
Подробнее: http://www.overclockers.ru/hardnews/11229.shtml

[YUU]

Сообщение от Oleg Pak

И этим грешу не только я:

и речь в топике о ДДР3, а не о ДДР вообще.