В Японии создан самый быстрый процессор

[Nadir Zaitov]

Оффтоп:

Прапорщик: На танке сгорела рация. Те, что может ее исправить - два шага вперед!
Солдат: А рация на лампах или на транзисторах?
Прапорщик: Для особопонятливых повторяю: рация на танке!

Rooslan Khayrov, для особопонятливых напомню, что SPARC - это RISC процессор, что по логике противоположно VILW идеологии, кроме того когда говорится о 128GFLOPS предполагается, что речь идет о средних, а не пиковых инструкциях, которые у RISC процессоров идут очевидно без всяких a:=a+b*c и без двух инструкций в одной команде как у Itanium - кажется в этом и есть фишка EPIC архитектуры и серьезное отличие от RISC архитектуры.

[Rooslan Khayrov]

Сообщение от Nadir Zaitov

когда говорится о 128GFLOPS предполагается, что речь идет о средних, а не пиковых инструкциях,

Кем предполагается? И что такое средняя производительность, на чём её измерять? С пиковой всё понятно — теоретическая максимальная пропускная способность исполнительных модулей процессора.

Сообщение от Nadir Zaitov

которые у RISC процессоров идут очевидно без всяких a:=a+b*c и без двух инструкций в одной команде как у Itanium - кажется в этом и есть фишка EPIC архитектуры и серьезное отличие от RISC архитектуры.

Читаем на сайте Fujitsu: SPARC® Enterprise Server Midrange Model M4000.

SPARC64TM VII – Processor Functions
...
7 Execution Units (2 Load Store, 2 Fixed Point, 2 Floating Point, 1 Branch)
Up to 4 instructions can be committed with each CPU-Clock cycle
4 floating-point operations in one clock cycle with special FMA instruction

И SIMD-инструкции в SPARC есть (VIS), правда не знаю, есть ли с плавающей точкой.
Вам легче поверить в 8-ядерный процессор с тактовой частотой 16 ГГц?

Оффтоп:

Слезайте с бронетранспортёра :-)

[Efim Kushnir]

Сообщение от Rooslan Khayrov

И SIMD-инструкции в SPARC есть (VIS), правда не знаю, есть ли с плавающей точкой.

Там же (не знаю, то это или нет):

Per core
- 7 Execution Units (2 Load Store, 2 Fixed Point, 2 Floating Point, 1 Branch)
- Up to 4 instructions can be committed with each CPU-Clock cycle
- 4 floating-point operations in one clock cycle with special FMA instruction
- 4 way 16K entries in branch history table
- optimized Branch Prediction method

[Nadir Zaitov]

Сообщение от Rooslan Khayrov

Кем предполагается? И что такое средняя производительность, на чём её измерять?

Вот и я о том же. Я не понимаю о чем идет речь, ведь речь идет о производительности (видимо на каких-то задачах), а не о пиковых способностях процессора. Буду ждать официальных тестов.

Сообщение от Efim Kushnir

4 floating-point operations in one clock cycle with special FMA instruction

Хорошо, стало быть речь идет о 4 GHz - но это на отдельных операциях и тут не пахнет 128GFLOPами, ИМХО.

[Efim Kushnir]

Сообщение от Nadir Zaitov

Хорошо, стало быть речь идет о 4 GHz - но это на отдельных операциях и тут не пахнет 128GFLOPами, ИМХО.

Мне кажется, что японские разработчики не стали бы лично Вас вводить в заблуждение

[Nadir Zaitov]

Сообщение от Efim Kushnir

Мне кажется, что японские разработчики не стали бы лично Вас вводить в заблуждение

Думаю речь шла имено о пиковой производительности. Чем спорить по несуществу , лучше дождаться официального описания процессоров, а не основнынаться на непонятных анонсах.